Offset ErrorIdeally, the output of

Offset Error
Ideally, the output of a DAC will be zero volts when the binary input is all Os. In practice, however, there will be a very small output voltage for this situation; this is called offset error. This offset error, if not corrected, will be added to the expected DAC output for all input cases. For example, let's say that a four-bit DAC has an off¬set error of +2 mV and a perfect step size of 100 mV. Table 10-3 shows the ideal and the actual DAC output for several input cases. Note that the actual output is 2 mV greater than expected; this is due to the offset error. Offset error can be negative as well as positive.
Many DACs will have an external offset adjustment that allows you to zero the offset. This is usually accomplished by applying all Os to the DAC input and moni¬toring the output while an offset adjustment potentiometer is adjusted until the out¬put is as close to 0 V as required.
Settling Time
The operating speed of a DAC is usually specified by giving its settling time, which is the time required for the DAC output to go from zero to full scale as the binary input is changed from all Os to all ls. Actually, the settling time is measured as the time for the DAC output to settle within -±1/2 step size (resolution) of its final value. For example, if a DAC has a resolution of 10 mV, settling time is measured as the time it takes the output to settle within 5 mV of its full-scale value.
Typical values for settling time range from 50 ns to 10 ',GS. Generally speaking, DACs with a current output will have shorter settling times than those with voltage outputs. For instance, the DAC1280 can operate as either current output or voltage output. In the current output mode, its settling time is 300 ns; in the voltage output mode, its settling time is 2.5 its. The main reason for this difference is the response time of the op-amp that is used as the current-to-voltage converter.
Monotonicity
A DAC is monotonic if its output increases as the binary input is incremented from one value to the next. Another way to describe this is that the staircase output will have no downward steps as the binary input is incremented from zero to full scale.
R vitro (1 uesi ions 1. Define full-scale error.
2. What is settling time?
3. Describe offset error and its effect on a DAC output.
4. Why are voltage DACs generally slower than current DACs?

Section 10-6 / DAC Applications • 611
10-5 AN INTEGRATED-CIRCUIT DAC
The AD7524, a CMOS IC available from several IC manufacturers, is an eight-bit D/A converter that uses an R/2R ladder network. Its block symbol is given in Figure 10¬10(a). This DAC has an eight-bit input that can be latched internally under the con¬trol of the Chip Select (CS) and WRITE (WR) inputs. When both of these control in¬puts are LOW, the digital data inputs D7-4, produce the analog output current OUT 1 (the OUT 2 terminal is normally grounded). When either control input goes HIGH, the digital input data are latched, and the analog output remains at the level corresponding to that latched digital data. Subsequent changes in the digital inputs will have no effect on OUT 1 in this latched state.
The maximum settling time for the AD7524 is typically 100 ns, and its full-range accuracy is rated at ±0.2% F.S. The VREF can range over both negative and positive voltages from 0 to 25 V, so that analog output currents of both polarities can be pro¬duced. The output current can be converted to a voltage using an op-amp con¬nected as in Figure 10-10(b). Note that the op-amp's feedback resistor is already on the DAC chip.

Hasil (Bahasa Indonesia) 1:

Kesalahan offset
idealnya, output DAC akan menjadi nol volt ketika input biner semua Os. Dalam prakteknya, namun, akan ada tegangan output yang sangat kecil untuk situasi ini; ini disebut kesalahan offset. Kesalahan offset ini, jika tidak diperbaiki, akan ditambahkan ke DAC diharapkan output untuk semua masukan kasus. Misalnya, Mari kita mengatakan bahwa empat-bit DAC memiliki kesalahan off¬set 2 mV dan ukuran sempurna langkah 100 mV. Meja 10-3 menunjukkan yang ideal dan output DAC sebenarnya untuk beberapa kasus masukan. Perhatikan bahwa hasil aktual 2 mV lebih besar daripada yang diharapkan; Hal ini disebabkan kesalahan offset. Kesalahan offset dapat menjadi negatif maupun positif.
Banyak Checkweigher akan memiliki penyesuaian offset eksternal yang memungkinkan Anda untuk nol offset. Hal ini biasanya dicapai dengan menerapkan semua Os DAC input dan output sementara potensiometer penyesuaian offset disesuaikan sampai out¬put adalah sebagai dekat dengan 0 V sebagai diperlukan moni¬toring.
waktu menetap
kecepatan operasi DAC biasanya ditentukan oleh memberikan waktu penampungan, yang merupakan waktu yang dibutuhkan untuk DAC output untuk pergi dari nol sampai skala penuh sebagai input biner berubah dari semua Os untuk semua ls. Sebenarnya, saat penampungan diukur sebagai waktu untuk DAC output untuk menetap dalam - ±1 2 langkah ukuran (resolusi) dari nilai akhir. Misalnya, jika DAC memiliki resolusi 10 mV, menetap waktu diukur sebagai waktu yang dibutuhkan output untuk menetap dalam 5 mV nilai dengan skala penuh.
nilai-nilai yang khas untuk menetap waktu berkisar dari 50 ns-10 ', GS. Pada umumnya, Checkweigher dengan output saat ini akan memiliki waktu penampungan yang lebih pendek dibandingkan dengan tegangan output. Sebagai contoh, DAC1280 dapat beroperasi sebagai output tegangan atau arus keluaran. Dalam modus output saat ini, waktu penampungan adalah 300 ns; dalam modus output tegangan, waktu penampungan adalah 2,5 nya. Alasan utama untuk perbedaan ini adalah waktu respons dari op-amp yang digunakan sebagai converter untuk arus-tegangan.
Monotonicity
DAC monotonic jika output meningkat sebagai biner masukan bertambah dari satu nilai ke yang berikutnya. Cara lain untuk menggambarkan hal ini adalah bahwa output tangga akan memiliki ada langkah ke bawah sebagai biner masukan bertambah dari nol sampai penuh skala.
R vitro (1 uesi ion 1. Menentukan skala penuh kesalahan.
2. Apa adalah menetap waktu?
3. Menggambarkan kesalahan offset dan efeknya pada output DAC.
4. Mengapa Apakah tegangan Checkweigher umumnya lebih lambat daripada saat ini Checkweigher?

Bagian 10-6 / aplikasi DAC • 611
10-5 sirkuit terpadu DAC
The AD7524, IC CMOS tersedia dari beberapa produsen IC, adalah sebuah konverter D/A delapan-bit yang menggunakan jaringan tangga R 2R. Simbolnya blok diberikan dalam gambar 10¬10(a). DAC ini memiliki input delapan-bit yang dapat mengunci secara internal di bawah con¬trol input Chip pilih (CS) dan menulis (WR). Ketika kedua kontrol in¬puts yang rendah, digital data input D7-4, menghasilkan analog output arus keluar 1 (terminal 2 keluar biasanya didasarkan). Kapan baik kontrol masukan tinggi, digital input data terkunci, dan analog output tetap pada tingkat yang sesuai yang terkunci dalam digital data. Perubahan berikutnya dalam input digital tidak akan berpengaruh pada keluar 1 di negara ini latched.
Maksimum menetap waktu untuk AD7524 adalah biasanya 100 ns dan keakuratan kisaran penuh dinilai pada ±0.2% F.S. VREF dapat berkisar lebih dari kedua negatif dan positif tegangan dari 0 sampai 25 V, jadi itu analog output arus polaritas kedua dapat pro¬duced. Output saat ini dapat dikonversi ke tegangan yang menggunakan op-amp con¬nected seperti pada gambar 10-10(b). Perhatikan bahwa op-amp umpan balik resistor sudah pada DAC chip.

Hasil (Bahasa Indonesia) 2:

Offset Kesalahan
Idealnya, output dari DAC akan menjadi nol volt ketika input biner adalah semua Os. Dalam prakteknya, bagaimanapun, akan ada tegangan output yang sangat kecil untuk situasi ini, ini disebut kesalahan offset. Kesalahan ini offset, jika tidak diperbaiki, akan ditambahkan ke output DAC yang diharapkan untuk semua kasus input. Sebagai contoh, mari kita mengatakan bahwa empat-bit DAC memiliki kesalahan off ¬ set +2 mV dan ukuran langkah yang sempurna dari 100 mV. Tabel 10-3 menunjukkan ideal dan output DAC sebenarnya untuk beberapa kasus input. Perhatikan bahwa output aktual adalah 2 mV lebih besar dari yang diharapkan, hal ini disebabkan kesalahan offset. Offset kesalahan dapat menjadi negatif maupun positif.
Banyak DAC akan memiliki penyesuaian diimbangi eksternal yang memungkinkan Anda untuk nol offset. Hal ini biasanya dicapai dengan menerapkan semua Os ke input DAC dan moni ¬ toring output sementara penyesuaian potensiometer offset disesuaikan sampai keluar ¬ put adalah sebagai dekat dengan 0 V yang diperlukan.
Settling Time
Kecepatan pengoperasian DAC biasanya ditentukan dengan memberikan waktu penyelesaian, yang merupakan waktu yang dibutuhkan untuk DAC output pergi dari nol sampai skala penuh sebagai input biner berubah dari semua Os ke semua ls. Sebenarnya, waktu penyelesaian diukur sebagai waktu untuk DAC output menetap dalam - ± 1/2 ukuran langkah (resolusi) dari nilai akhir. Sebagai contoh, jika DAC memiliki resolusi 10 mV, waktu penyelesaian diukur sebagai waktu yang diperlukan output untuk menyelesaikan dalam waktu 5 mV dari yang skala penuh nilai.
Nilai-nilai khas untuk menyelesaikan rentang waktu dari 50 ns sampai 10 ', GS . Secara umum, DAC dengan output saat ini akan memiliki waktu menetap lebih pendek dibandingkan dengan output tegangan. Misalnya, DAC1280 dapat beroperasi baik sebagai arus keluaran atau output tegangan. Dalam modus arus keluaran, waktu penyelesaian adalah 300 ns; dalam modus tegangan output, waktu penyelesaian adalah 2.5 nya. Alasan utama untuk perbedaan ini adalah waktu respon dari op-amp yang digunakan sebagai arus ke tegangan converter.
kemonotonan
A DAC adalah monoton jika kenaikan output sebagai input biner bertambah dari satu nilai ke yang berikutnya. Cara lain untuk menggambarkan ini adalah bahwa output tangga tidak akan memiliki langkah-langkah ke bawah sebagai masukan biner bertambah dari nol sampai skala penuh.
R vitro (1 uesi ion 1. Tentukan error skala penuh.
2. Apa yang settling time?
3. Jelaskan kesalahan offset dan pengaruhnya terhadap output DAC.
4. Mengapa DAC tegangan umumnya lebih lambat dari DAC saat ini? Bagian 10-6 / DAC Aplikasi • 611 10-5 TERPADU-SIRKUIT DAC AD7524 The, IC CMOS tersedia dari beberapa IC produsen, adalah delapan-bit D / A converter yang menggunakan jaringan R/2R tangga. simbol blok Its diberikan pada Gambar 10 ¬ 10 (a). DAC ini memiliki input delapan-bit yang dapat terkunci secara internal di bawah con ¬ trol dari Chip Select (CS) dan WRITE (WR) input. Ketika kedua kontrol ini dalam menempatkan ¬ adalah RENDAH, input data digital D7-4, menghasilkan arus keluaran analog OUT 1 (OUT 2 terminal biasanya didasarkan ). Ketika salah satu masukan kontrol pergi TINGGI, input data digital yang terkunci, dan output analog tetap pada tingkat yang sesuai dengan data digital terkunci. Perubahan berikutnya dalam input digital tidak akan berpengaruh pada OUT 1 dalam keadaan terkunci ini. The waktu penyelesaian maksimum untuk AD7524 biasanya 100 ns, dan akurasi penuh jangkauan dinilai pada ± 0,2% FS The VREF dapat berkisar lebih baik negatif dan tegangan positif 0-25 V, sehingga arus output analog dari kedua polaritas bisa pro ¬ diproduksi. Output saat ini dapat dikonversi ke tegangan menggunakan op-amp con ¬ dihubungkan seperti pada Gambar 10-10 (b). Perhatikan bahwa op-amp resistor umpan balik sudah pada chip DAC.